CMOS毫米波低相噪级联双锁相环频率综合器设计

作者：

尹时威，张长春，唐路，袁珩洲

摘要

采用 65 nm CMOS工艺, 设计了一种低相噪级联双锁相环毫米波频率综合器。该频率综合器采用两级锁相环级联的结构, 减轻了单级毫米波频率综合器带内和带外相位噪声受带宽的影响。时间数字转换器采用游标卡尺型结构, 改善了PVT变化下时间数字转换器的量化线性度。数字环路滤波器采用自动环路增益控制技术来自适应调节环路带宽, 以提高频率综合器的性能。振荡器采用噪声循环技术, 减小了注入到谐振腔的噪声, 进而改善了振荡器的相位噪声。后仿真结果表明, 在12 V电源电压下, 该频率综合器可输出的频率范围为22~26 GHz, 在输出频率为24 GHz时, 相位噪声为-1048 dBc/Hz @1 MHz, 功耗为468 mW。